7.3 了解SAR参考输入模型

大家好，欢迎观看 TI 高精度实验室

系列，其中介绍 SAR ADC 基准输入。

在前一部分中， 我们深入探究了

CDAC 的工作原理。

在该部分中，我们将 根据 CDAC 工作原理来

开发 SPICE 模型。

让我们来更详细地了解 一下本次课程的议程。

此处是整个基准 系列的议程。

在该部分中，我们 将根据数据表

参数来开发定制 SAR ADC 基准输入 SPICE 模型。

该特定的模型称为 分立式充电模型，

它基于基准 输入端 SAR

ADC 的开关电容器负载。

SPICE 模型可用于 验证电压基准的

趋稳性能， 以便我们

能够确信 ADC 性能 不受基准设计的

限制。

让我们开始吧。

在本演示中， 作为一个示例，

我们将使用 ADS8881， 这是一款 18 位

1 兆个样本/秒的转换器。

此处显示的等效 输入电路来自

数据表。

大多数 ADC 数据表 具有类似的等效输入

电路原理图。

对于 SAR 基准输入模型 开发而言，这是一个

很好的起点。

您应该记得，在前一 部分中，我们了解到

采样保持电容器 实际上是 CDAC 的

一部分。

那么，我们将利用该信息 来开发基准输入 SPICE

模型。

如果未提供该电路， 那么采样保持

电容--

表示为 CSH -- 通常在 数据表表中提供。

采样保持电阻 --

表示为 RSH -- 通常 也显示在等效输入

电路原理图中。

如果未提供该电阻， 那么可以估计该电阻

处于 50 至 100 欧姆的范围内。

基准电压必须 保持稳定，并且

在 SAR ADC 的分辨率 范围内趋稳。

基准电压的 任何误差都

将直接转换为 输出代码的误差。

在执行仿真时， 会将基准电压的

趋稳误差与 表示为 LSB 的

最低有效位 值进行比较。

理想情况下， 您希望基准

输入电流瞬态导致的 基准趋稳误差小于

LSB 的一半。

该幻灯片显示了 如何计算 SAR ADC 的

LSB 分辨率。

在该示例中， 全差分 SAR ADC

具有正负 VREF 的 满量程范围。

在这种情况下， 基准电压为 5 伏，

因此满量程 范围为正负

5 伏，或 10 伏。

由于 ADC 具有 18 位的分辨率，

因此可以通过将 满量程范围除以

2 的 18 次方计算出 LSB 为 38.14 毫伏。

另一个有用的 数据表

参数是平均 基准输入电流。

通常在器件的 完整吞吐量下

指定该参数。

必须记住， 该参数不是

直流或静态电流， 而是动态电流。

该电流消耗 表示基准

输入端二进制 加权容性负载

开关导致的快速 动态瞬态电流

尖峰平均值。

平均基准输入 电流消耗对于

验证基准输入 仿真模型而言

很有用。

我们将在接下来的幻灯片中 更详细地对此进行讨论。

在该幻灯片中，我们 展示如何使用数据表中

提供的输入 等效电路来开发分立式

充电模型。

在开发该 模型期间，

我们将逐步执行 采集和转换阶段，

以开发简化的 电路，从而对 ADC

基准输入容性 负载进行仿真。

上一个视频 介绍了 CDAC 的

工作原理，该视频对于 理解该模型开发很有用。

让我们来看看 采集阶段，从而

开始进行 模型开发。

在采集阶段， 采样保持

电容器连接到 外部电路。

在该示例中， 差分信号

连接到 SAR ADC 差分采样

保持结构。

就基准模型 而言，我们

实际上并不需要对 差分输入进行建模。

因此，可以将 该电路重新

绘制为单端电路，即仅 具有一个采样保持电容器。

您应该记得，采样 保持电容器实际上

是 CDAC 内的 二进制加权

电容器阵列。

在这一步中，我们将 该阵列分为表示为 MSB 的

最高有效位电容器 和阵列的其余部分。

MSB 电容器等于 采样保持电容器的

一半，或 27.5 皮法。

阵列的其余部分 等于另一半。

当采集阶段 结束时，表示为

switch_acquire 的 采集开关

从外部电路断开 并连接到接地端。

保持开关连接到采样 保持电容器，该电容器

连接到内部比较器。

采样保持电容器 保存采样的电压 --

在本例中为 Vin --

比较器会在其中 看到负电压 --

在本例中为负 Vin。

该前一部分实际上 是模型开发中

最重要的部分。

在最高有效位 确定期间，MSB

电容器连接到 基准输入 --

VREF -- 二进制加权 电容器的其余部分 --

表示为 Crest -- 连接到接地端。

因此，通过包含两个 27.5 皮法电容器的

串联电路连接到 VREF。

请记住，串联电容器像并联 电阻器那样加在一起。

因此总负载电容 为 27.5 皮法除以 2；

或采样保持 电容除以 4。

因此，在 MSB 位确定 期间会产生基准

输入的最坏情况 容性开关负载，

此时基准输入会 看到大小为采样

保持电容除以 4 的有效负载。

不过，应该知道 最坏情况负载

并不总是采样 保持电容除以 4。

但它可能取决于 器件架构。

该模型将通过 多次重复 MSB

确定来近似 计算基准负载。

这将创建最坏 情况类型的模型。

归根到底，创建 完全考虑阵列中

所有不同电容器的 模型是一件非常

复杂的事情， 可能会产生

收敛问题。

该简化的最坏 情况模型能够

很好地确认 基准趋稳，SPICE

仿真的收敛速度 将比更复杂的

模型快很多。

该幻灯片 显示了 ADC

收敛期间的 时序图。

我们曾使用 收敛周期基于

ADC 的分辨率 来估算内部

转换时钟频率。

为了估算转换 时钟频率，

我们使用了最短 转换时间规格。

我们之所以使用 最短转换时间，

是因为它定义了 最快的转换时钟，

这是基准趋稳的 最坏情况。

在本示例中，转换 时间为 500 纳秒。

我们使用 18 个时钟 脉冲对其进行划分，

因为 ADS8881 是 18 位转换器。

这在转换步骤之间 提供了 28 纳秒的时间。

因此，我们将 在转换阶段

每 28 秒连接基准 容性负载一次。

这是我们的 设计的 ADC 基准

输入模型和基准 驱动器电路的原理图。

分立式充电模型 是一种保守的

容性负载模型，我们可以 使用该模型来近似计算

基准输入负载。

让我们进行简短的 高层面回顾。

左侧是基准 电压 REF6050 和

所需的 47 微法 基准输入旁路

电容器。

请注意，REF6050 包含 一个使器件无需

外部缓冲器 即可直接驱动

SAR ADC 的基准 输入的高速

缓冲器。

前面的分析显示， 基准输入看到的

最坏情况容性 负载是采样保持

电容除以 4。

这是 MSB 位确定 期间产生的负载。

在本示例中，该 负载为 13.75 皮法。

采样保持电阻器 表示数据表

等效输入采样保持 原理图中通常会

显示的内部开关电阻。

如果未提供该电阻， 那么该电阻通常

处于 50 至 100 欧姆的范围内。

以 switch 表示的 开关位控制

CDAC 电容器的开关。

对于以转换时钟 频率进行的每次

转换，都会对基准 进行多次采样。

在本示例中， 转换时钟周期

估计为 30 纳秒。

以 switch 表示的 开关控制

屏蔽每个 转换周期中

对基准进行 采样的次数。

在该近似计算 模型中，每次转换

对基准进行 8 次 采样，其中每次

转换期间基准 输入看到等于 13.75

皮法的最坏 情况容性负载

CREF 8 次。

在每个转换 时钟周期中，

以 switch 表示的开关位 R 将 CREF 上的电压重置为 0 伏。

您应该记得，这是 一个用于近似计算

基准输入负载的 简化保守模型。

在实际器件中， 在每个转换周期中

对基准输入 进行多次采样。

在每次二进制位加权位 确定时会对基准进行采样。

此外，负载也是 二进制加权电容器，

其中在 MSB 确定 期间发生最大的

容性负载，对于 最低有效位确定，

二进制加权电容器 大小会减小。

不过，该简化模型 对于基准趋稳

电路验证 很有效，因为

它对最坏情况 瞬态进行了建模。

该幻灯片显示了 开关信号的波形。

这些开关在电压 为 1 时闭合，在

电压为 0 时断开。

以 switch 表示的 开关位控制

CDAC 电容器的开关。

对于以转换时钟 频率进行的每次

ADC 位确定， 都会在转换

期间对基准 进行多次采样。

在本示例中， 转换时钟周期

估计为 30 纳秒。

以 switch 表示的 开关控制

屏蔽每个 转换周期中

对基准进行 采样的次数。

在该近似计算 模型中，每次转换

对基准进行 8 次 采样，其中每次

转换期间基准 输入看到等于 13.75

皮法的最坏 情况容性负载

CREF 8 次。

在每个转换 时钟周期中，

以 switch 表示的开关位 R 将 CREF 上存储的电压重置为 0。

因此，在下次开关 位关闭之前 CREF

将完全放电。

本视频到此结束。

在下一个视频中， 我们将详细讨论

如何配置该 模型中的不同

电路元件。

谢谢观看。

请尝试完成测验以 检查您对本视频

内容的理解。 240

大家好，欢迎观看 TI 高精度实验室

系列，其中介绍 SAR ADC 基准输入。

在前一部分中， 我们深入探究了

CDAC 的工作原理。

在该部分中，我们将 根据 CDAC 工作原理来

开发 SPICE 模型。

让我们来更详细地了解 一下本次课程的议程。

此处是整个基准 系列的议程。

在该部分中，我们 将根据数据表

参数来开发定制 SAR ADC 基准输入 SPICE 模型。

该特定的模型称为 分立式充电模型，

它基于基准 输入端 SAR

ADC 的开关电容器负载。

SPICE 模型可用于 验证电压基准的

趋稳性能， 以便我们

能够确信 ADC 性能 不受基准设计的

限制。

让我们开始吧。

在本演示中， 作为一个示例，

我们将使用 ADS8881， 这是一款 18 位

1 兆个样本/秒的转换器。

此处显示的等效 输入电路来自

数据表。

大多数 ADC 数据表 具有类似的等效输入

电路原理图。

对于 SAR 基准输入模型 开发而言，这是一个

很好的起点。

您应该记得，在前一 部分中，我们了解到

采样保持电容器 实际上是 CDAC 的

一部分。

那么，我们将利用该信息 来开发基准输入 SPICE

模型。

如果未提供该电路， 那么采样保持

电容--

表示为 CSH -- 通常在 数据表表中提供。

采样保持电阻 --

表示为 RSH -- 通常 也显示在等效输入

电路原理图中。

如果未提供该电阻， 那么可以估计该电阻

处于 50 至 100 欧姆的范围内。

基准电压必须 保持稳定，并且

在 SAR ADC 的分辨率 范围内趋稳。

基准电压的 任何误差都

将直接转换为 输出代码的误差。

在执行仿真时， 会将基准电压的

趋稳误差与 表示为 LSB 的

最低有效位 值进行比较。

理想情况下， 您希望基准

输入电流瞬态导致的 基准趋稳误差小于

LSB 的一半。

该幻灯片显示了 如何计算 SAR ADC 的

LSB 分辨率。

在该示例中， 全差分 SAR ADC

具有正负 VREF 的 满量程范围。

在这种情况下， 基准电压为 5 伏，

因此满量程 范围为正负

5 伏，或 10 伏。

由于 ADC 具有 18 位的分辨率，

因此可以通过将 满量程范围除以

2 的 18 次方计算出 LSB 为 38.14 毫伏。

另一个有用的 数据表

参数是平均 基准输入电流。

通常在器件的 完整吞吐量下

指定该参数。

必须记住， 该参数不是

直流或静态电流， 而是动态电流。

该电流消耗 表示基准

输入端二进制 加权容性负载

开关导致的快速 动态瞬态电流

尖峰平均值。

平均基准输入 电流消耗对于

验证基准输入 仿真模型而言

很有用。

我们将在接下来的幻灯片中 更详细地对此进行讨论。

在该幻灯片中，我们 展示如何使用数据表中

提供的输入 等效电路来开发分立式

充电模型。

在开发该 模型期间，

我们将逐步执行 采集和转换阶段，

以开发简化的 电路，从而对 ADC

基准输入容性 负载进行仿真。

上一个视频 介绍了 CDAC 的

工作原理，该视频对于 理解该模型开发很有用。

让我们来看看 采集阶段，从而

开始进行 模型开发。

在采集阶段， 采样保持

电容器连接到 外部电路。

在该示例中， 差分信号

连接到 SAR ADC 差分采样

保持结构。

就基准模型 而言，我们

实际上并不需要对 差分输入进行建模。

因此，可以将 该电路重新

绘制为单端电路，即仅 具有一个采样保持电容器。

您应该记得，采样 保持电容器实际上

是 CDAC 内的 二进制加权

电容器阵列。

在这一步中，我们将 该阵列分为表示为 MSB 的

最高有效位电容器 和阵列的其余部分。

MSB 电容器等于 采样保持电容器的

一半，或 27.5 皮法。

阵列的其余部分 等于另一半。

当采集阶段 结束时，表示为

switch_acquire 的 采集开关

从外部电路断开 并连接到接地端。

保持开关连接到采样 保持电容器，该电容器

连接到内部比较器。

采样保持电容器 保存采样的电压 --

在本例中为 Vin --

比较器会在其中 看到负电压 --

在本例中为负 Vin。

该前一部分实际上 是模型开发中

最重要的部分。

在最高有效位 确定期间，MSB

电容器连接到 基准输入 --

VREF -- 二进制加权 电容器的其余部分 --

表示为 Crest -- 连接到接地端。

因此，通过包含两个 27.5 皮法电容器的

串联电路连接到 VREF。

请记住，串联电容器像并联 电阻器那样加在一起。

因此总负载电容 为 27.5 皮法除以 2；

或采样保持 电容除以 4。

因此，在 MSB 位确定 期间会产生基准

输入的最坏情况 容性开关负载，

此时基准输入会 看到大小为采样

保持电容除以 4 的有效负载。

不过，应该知道 最坏情况负载

并不总是采样 保持电容除以 4。

但它可能取决于 器件架构。

该模型将通过 多次重复 MSB

确定来近似 计算基准负载。

这将创建最坏 情况类型的模型。

归根到底，创建 完全考虑阵列中

所有不同电容器的 模型是一件非常

复杂的事情， 可能会产生

收敛问题。

该简化的最坏 情况模型能够

很好地确认 基准趋稳，SPICE

仿真的收敛速度 将比更复杂的

模型快很多。

该幻灯片 显示了 ADC

收敛期间的 时序图。

我们曾使用 收敛周期基于

ADC 的分辨率 来估算内部

转换时钟频率。

为了估算转换 时钟频率，

我们使用了最短 转换时间规格。

我们之所以使用 最短转换时间，

是因为它定义了 最快的转换时钟，

这是基准趋稳的 最坏情况。

在本示例中，转换 时间为 500 纳秒。

我们使用 18 个时钟 脉冲对其进行划分，

因为 ADS8881 是 18 位转换器。

这在转换步骤之间 提供了 28 纳秒的时间。

因此，我们将 在转换阶段

每 28 秒连接基准 容性负载一次。

这是我们的 设计的 ADC 基准

输入模型和基准 驱动器电路的原理图。

分立式充电模型 是一种保守的

容性负载模型，我们可以 使用该模型来近似计算

基准输入负载。

让我们进行简短的 高层面回顾。

左侧是基准 电压 REF6050 和

所需的 47 微法 基准输入旁路

电容器。

请注意，REF6050 包含 一个使器件无需

外部缓冲器 即可直接驱动

SAR ADC 的基准 输入的高速

缓冲器。

前面的分析显示， 基准输入看到的

最坏情况容性 负载是采样保持

电容除以 4。

这是 MSB 位确定 期间产生的负载。

在本示例中，该 负载为 13.75 皮法。

采样保持电阻器 表示数据表

等效输入采样保持 原理图中通常会

显示的内部开关电阻。

如果未提供该电阻， 那么该电阻通常

处于 50 至 100 欧姆的范围内。

以 switch 表示的 开关位控制

CDAC 电容器的开关。

对于以转换时钟 频率进行的每次

转换，都会对基准 进行多次采样。

在本示例中， 转换时钟周期

估计为 30 纳秒。

以 switch 表示的 开关控制

屏蔽每个 转换周期中

对基准进行 采样的次数。

在该近似计算 模型中，每次转换

对基准进行 8 次 采样，其中每次

转换期间基准 输入看到等于 13.75

皮法的最坏 情况容性负载

CREF 8 次。

在每个转换 时钟周期中，

以 switch 表示的开关位 R 将 CREF 上的电压重置为 0 伏。

您应该记得，这是 一个用于近似计算

基准输入负载的 简化保守模型。

在实际器件中， 在每个转换周期中

对基准输入 进行多次采样。

在每次二进制位加权位 确定时会对基准进行采样。

此外，负载也是 二进制加权电容器，

其中在 MSB 确定 期间发生最大的

容性负载，对于 最低有效位确定，

二进制加权电容器 大小会减小。

不过，该简化模型 对于基准趋稳

电路验证 很有效，因为

它对最坏情况 瞬态进行了建模。

该幻灯片显示了 开关信号的波形。

这些开关在电压 为 1 时闭合，在

电压为 0 时断开。

以 switch 表示的 开关位控制

CDAC 电容器的开关。

对于以转换时钟 频率进行的每次

ADC 位确定， 都会在转换

期间对基准 进行多次采样。

在本示例中， 转换时钟周期

估计为 30 纳秒。

以 switch 表示的 开关控制

屏蔽每个 转换周期中

对基准进行 采样的次数。

在该近似计算 模型中，每次转换

对基准进行 8 次 采样，其中每次

转换期间基准 输入看到等于 13.75

皮法的最坏 情况容性负载

CREF 8 次。

在每个转换 时钟周期中，

以 switch 表示的开关位 R 将 CREF 上存储的电压重置为 0。

因此，在下次开关 位关闭之前 CREF

将完全放电。

本视频到此结束。

在下一个视频中， 我们将详细讨论

如何配置该 模型中的不同

电路元件。

谢谢观看。

请尝试完成测验以 检查您对本视频

内容的理解。 240