电机驱动

C2837x入门指南(二) — 芯片架构

Loading the player...

本章节我们将要讨论的是整个芯片的系统架构 C28x主cpu及其相关的硬件加速器等我们会先了解F28x7x器件的结构框图和芯片特性描述其总线连接和内存分配然后区分其片上各种不同类型的内存最后确定不同器件上不同外设的配置情况首先F28x7x器件的结构框图在根本上和以往的C28x系列芯片的结构框图没有大的差别它的每个CPU都有自己的运算单元程序和数据总线可以访问到片上的所有外设只是增加了DMA总线和CLA协处理器的总线而在内部总线结构上根据程序数据和外设的不同他们可以分别通过不同的总线访问到不同的区域并统一协调工作由于有独立的程序和数据的地址读写总线并且都是32位的其运行效率可以大幅提高在处理器方面除了32位的C28x主cpu 还有支持32位单精度浮点数运算的FPU 支持 viterbi 解码复数运算和硬件CRC校验的VCU单元支持单周期执行浮点三角运算的 TMU 和独立的32位浮点运算的CLA协处理器用于并行处理控制算法和实时任务除此之外还可以支持更加快速的中断响应和单周期读改写操作指令等等单周期读改写操作指令指的是 C28x内核支持的一种原子操作它可以在一个指令执行周期内完成一个操作数的读取修改和重新写入更加简化代码和提高效率因为其代码量可以更少并且不会被打断 C28ｘ采用的是八级流水线在顺序执行的实时控制运行里可以更大的发挥它的优势从而保证它的运行效率并且不需要用户担心其结果的异常而之前提到的 FPU VCU 和 TMU 都是和C28主cpu共享流水线的从第二解码开始后面的读取和真正执行需要分时处理但可以由汇编器和编译器来检测到资源的冲突并防止其发生而且通常可以在指令间插入不冲突的指令来利用这些等待空闲从而提高程序的执行效率在外设方面我们提供了写读保护以确保写入优先比如控制位生效后再读取状态位对于相同地址的寄存器 CPU的流水线会保证写入优先然后对于在同一个大区域但是不同地址的寄存器写读保护就可以同样地保证这一点对应的就是在芯片外设部分我们设立了两个外设组分别实施写读保护在内存方面我们可以看到简化后的内存分配图跟传统的C28x芯片一样前端是 RAM 区然后是 LS 需要的 RAM 和 GS 需要的 RAM 当然中间还包括两个主CPU之间交互的 MSG RAM和CPU和它自己的CLA交互的 MSG RAM 然后是用户的OTP和闪存Flash 最后是 Boot ROM 其中 GS 需要的 RAM 的任意一个段都可以分配给任意一个主28CPU 但默认都是由CPU1控制同理LS 需要的 RAM任意一个段都可以分配给cpu和他自己的CLA 但默认也是由CPU本身来控制在安全方面加密模块由固定地址128位密码保护所有的Flash 和绝大部分 RAM 改变成了现在的双加密模块DCSM 每个cpu可以设置两个不同的密码并且由用户自己决定哪个密码保护哪一段Flash和RAM或者是不保护然后将该密码放置到OTP区域以后每更换一次配置或者密码就可以移动一次位置增加了破解的难度即便在200兆赫兹主频下以八个周期枚举一个密码的方式至少也需要4.3乘以十的二十三次方年才可能枚举出所有可能的组合在中断部分基本上和原来的保持一致会由cpu自动进行现场保护和恢复相关的14个CPU寄存器和状态标志不需要用户通过软件干预然后经由PIE管理从外设级到IAR级和cpu级不同的是由于外设的中断个数的增加 2837xD的中断个数由原来的96个扩展为两倍192个在硬件加速单元的部分 VCU 主要是通过硬件来实现一些在电力载波通讯应用中需要编解码的算法当然也可以独立使用进行复数运算和CRC校验而TMU这是在单周期内完成基本的三角运算和除法运算从而可以大幅提升相关变换执行的效率当然所有这些运算都是支持浮点除此之外在芯片本身的安全上面从内存到时钟从外设的读写和访问保护再到引脚上的外部异常信号都可以保证芯片运行在更加安全和可靠的环境里总之本章节我们首先是在高层面上讨论了芯片的特性接下来我们将会依次展开进行更加细节的分析和探讨