我们前面介绍了 
谐振变换器的基本原理设计和应用 
接下来我们会介绍如何改进谐振拓扑 
来实现谐振变换器的 
效率和体积进一步优化 
下面我们来看一看 
如何把谐振网络和整流网络整合在一起 
来实现一些更优化的设计 
这里以一个三元拓扑为例来说明 
它也是有两个电感和一个电容组成 
我们之前提到过 
这种类型的谐振网络 
跟 LLC 有相同的增益特性 
我们姑且把这个结构叫做 CLL 
这里有一个谐振电感 
如果我们尝试把这个电感 
放到后面的整流桥之后 
那么我们就得到下面这个电路 
这样做的一个好处是 
可以把这个电感量大大减小 
因为原边的谐振电感 
等效于输出电感乘以匝比的平方 
所以电感的体积也会相应的减小 
并且还能提高效率 
我们来看看它是如何提高效率的 
这里我们以 LLC 谐振变换器作为对比 
左边的波形是 CLL 的工作波形 
假设 CLL 上的谐振电容上的电流 
等于 LLC 谐振电感上的电流 
就是这两个电流是相等的 
可以看到这两个电流在一个周期内 
都是从负到正的交流电流 
如果把电感放在原边 
它的磁通变化量 ΔB 就会比较大 
如果电感放在整流网络之后 
从它的副边电流波形可以看出 
当开关频率低于谐振频率 
流过上面的电流的频率会加倍 
但是磁通变化量只有原来的一半 
当开关频率高于谐振频率 
电感上的交流纹波会减小的更多 
交流损耗自然也会更小 
我们可以通过有限元仿真 
来快速了解在同样的输入和输出条件下 
LLC 和 CLL 谐振电感上的 
损耗会是什么样子 
在该仿真中我们两个电感 
都采用 EE19 的磁芯 
磁芯材料为 3C95 
对于 LLC 电感 
我们采用 24 匝 
感量为 73uH 
ECR 是 31.5 毫欧 
而对于 CLL 电感 
由于我们不需要那么大的电感量 
匝数也会比较少 
所以我们可以用多股并联的方式 
来减少它的 ECR 
这两个电感在电路中的作用 
实际上是等效的 
虽然 CLL 电感的 ECR 会小很多 
但是它上面的流过的电流有效值 
远远大于 LLC 的谐振电感上面的电流 
所以理论上它们的铜损并不会差太多 
从仿真结果看出 
当开关频率低于或等于谐振频率的时候 
CLL 和 LLC 的损耗差不太多 
但是当开关频率高于谐振频率的时候 
CLL 的磁损明显低于 LLC 的磁损 
从铜损上看也是一样的 
总的损耗差不多降低了 0.88 瓦 
这里我们做了两个参考设计 
来验证前面的分析 
两个设计的参数基本一样 
除了谐振电感 
中间这个图是两个 
实际采用的电感的对比 
可以看到右边的 LLC 的电感 
体积差不多是左边 CLL 电感的 
体积的五倍大 
右边这两个是 
两个变换器的一个效率曲线 
LLC 的效率基本上与输入电压无关 
最高效率达到 94.7% 
而 CLL 的峰值效率可以达到 95.7% 
比 LLC 高出一个点 
所以采用 CLL 谐振变换器 
可以提高效率并且减小体积